High Level Synthesis of Globally Asynchronous Locally Synchronous Circuits - INRIA - Institut National de Recherche en Informatique et en Automatique Accéder directement au contenu
Communication Dans Un Congrès Année : 1994

High Level Synthesis of Globally Asynchronous Locally Synchronous Circuits

Résumé

This paper presents an approach for the design of Globally Asynchronous Locally Synchronous (GALS) circuits. The mixed style using asynchronous and synchronous circuits amalgamates the both styles best features. A language for high level specification of circuits is described. Then, the synthesis method that maps the algorithmic level specification in a net of GALS circuits is given. The asynchronous part is highlighted and avoidance of metastability is described. Finally, the link to existing CAD tools is given via VHDL.
Fichier principal
Vignette du fichier
NATW-94_archi.pdf (177.42 Ko) Télécharger le fichier
Origine : Fichiers produits par l'(les) auteur(s)

Dates et versions

hal-00545571 , version 1 (10-12-2010)

Identifiants

Citer

Christophe Wolinski, Mohammed Belhadj. High Level Synthesis of Globally Asynchronous Locally Synchronous Circuits. The Third Annual Atlantic Test Workshop, ATW '94, Jun 1994, Nîmes, France. pp.u-1 - u-4, ⟨10.1109/ATW.1994.747847⟩. ⟨hal-00545571⟩
328 Consultations
225 Téléchargements

Altmetric

Partager

Gmail Facebook X LinkedIn More