Un processeur SIMT généraliste synthétisable

Caroline Collange (1)

1 PACAP - Pushing Architecture and Compilation for Application Performance

Nous présentons Simty, un processeur massivement multi-threadé qui assemble dynamiquement des instructions SIMD à partir de code scalaire multi-thread. Il exécute le jeu d'instructions RISC-V (RV32-I). Contrairement aux processeurs SIMD ou SIMT existants tels que les GPU, Simty accepte du code binaire compilé pour des processeurs généralistes sans nécessiter la moindre extension du jeu d'instructions ni modification du compilateur. Le processeur est décrit en RTL synthétisable. Un prototype sur FPGA valide le passage à l'échelle jusqu'à 64 warps ou 64 threads par warp.

Mots clés: RISC-V; SIMD; FPGA; microarchitecture; RTL; SIMT

Domaines: Architectures Matérielles [cs.AR]

Caroline Collange. Un processeur SIMT généraliste synthétisable. Compas 2016 - Conférence d’informatique en Parallélisme, Architecture et Système, Jul 2016, Lorient, France. ⟨hal-01345070⟩