Plateforme matérielle–logicielle à bas coût pour l'émulation de fautes

Pierre Guilloux (1) , Arnaud Tisserand (1)

1 CAIRN - Energy Efficient Computing ArchItectures with Embedded Reconfigurable Resources

Nous présentons les premiers développements d'une plateforme matérielle–logicielle d'émulation de fautes basée sur un réseau de cartes FPGA avec processeurs multicoeurs embarqués et un serveur pour les outils de CAO.

Mots clés: détection de fautes; tolérance aux fautes; émulation de fautes; FPGA; conception matérielle-logicielle

Domaines: Arithmétique des ordinateurs; Architectures Matérielles [cs.AR]; Micro et nanotechnologies/Microélectronique

Pierre Guilloux, Arnaud Tisserand. Plateforme matérielle–logicielle à bas coût pour l'émulation de fautes. Colloque du GDR SoC-SiP, Jun 2016, Nantes, France. . ⟨hal-01346576⟩