Time4Sys – Integrating Timing Verification in your Engineering Practices - INRIA - Institut National de Recherche en Informatique et en Automatique Accéder directement au contenu
Poster De Conférence Année : 2018

Time4Sys – Integrating Timing Verification in your Engineering Practices

Loïc Fejoz
  • Fonction : Auteur
  • PersonId : 980119
Lionel Havet
  • Fonction : Auteur
  • PersonId : 978796
Benoit Viaud
  • Fonction : Auteur
Laurent Rioux
  • Fonction : Auteur
  • PersonId : 859156
Joris Rehm
  • Fonction : Auteur
  • PersonId : 756920
  • IdRef : 142454303
Fichier non déposé

Dates et versions

hal-01957504 , version 1 (17-12-2018)

Identifiants

  • HAL Id : hal-01957504 , version 1

Citer

Loïc Fejoz, Lionel Havet, Aurélien Didier, Benoit Viaud, Anh Toan Bui Long, et al.. Time4Sys – Integrating Timing Verification in your Engineering Practices. RTSS@Work 2018 - 39th IEEE Real-Time Systems Symposium Workshop, Dec 2018, Nashville, United States. , 2018. ⟨hal-01957504⟩
134 Consultations
0 Téléchargements

Partager

Gmail Facebook X LinkedIn More