A Static Analysis for the Minimization of Voters in Fault-Tolerant Circuits - INRIA - Institut National de Recherche en Informatique et en Automatique Accéder directement au contenu
Article Dans Une Revue Leibniz Transactions on Embedded Systems Année : 2018

A Static Analysis for the Minimization of Voters in Fault-Tolerant Circuits

Domaines

Langage de programmation [cs.PL] Architectures Matérielles [cs.AR]

Pascal Fradet  : Connectez-vous pour contacter le contributeur

https://inria.hal.science/hal-02065630

Soumis le : mardi 12 mars 2019-18:50:54

Dernière modification le : jeudi 4 avril 2024-20:58:16

Fichier non déposé

Dates et versions

hal-02065630 , version 1 (12-03-2019)

Identifiants

Citer

Dmitry Burlyaev, Pascal Fradet, Alain Girault. A Static Analysis for the Minimization of Voters in Fault-Tolerant Circuits. Leibniz Transactions on Embedded Systems, 2018, 5 (1), pp.1-26. ⟨10.4230/LITES-v005-i001-a004⟩. ⟨hal-02065630⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

UNIV-RENNES1 UGA CNRS INRIA IRISA LIG INRIA2 LIG-MFML-SPADES UR1-MATH-STIC UR1-UFR-ISTIC UNIV-RENNES UR1-MATH-NUM LIG_SIDCH
27 Consultations
0 Téléchargements

Altmetric

Partager

Gmail Facebook X LinkedIn More