Étude du parallélisme d'instructions

Erven Rohou (1)

1 CAPS - Compilation, parallel architectures and system

La recherche en informatique attache aujourd'hui un grand intérêt au parallélisme pour accroître les performances des ordinateurs. La synthèse bibliographique s'intéresse plus particulièrement au parallélisme d'instructions. Après avoir présenté quelques architectures classiques de processeurs, elle dresse un état de l'art des principales techniques logicielles et matérielles utilisées pour étudier, exploiter et accroître significativement le degré de parallélisme d'instructions d'un programme. La deuxième partie présente ensuite le travail réalisé au cours du stage. Quelques précisions sur les aléas sont apportées puis le développement d'un simulateur de processeur superscalaire est exposé. Ce simulateur a permis de comparer plusieurs structures de pipelines et d'étudier l'impact de différents paramètres comme la prédiction de branchement, le temps d'accès à la mémoire, etc. Les résultats et les conclusions qui en découlent sont présentés dans le dernier chapitre.

Mots clés: régularité du parallélisme; réordonnancement; prédiction de branchement; optimisation de boucles; renommage; séquencement; aléas; parallélisme d'instructions

Domaines: Autre [cs.OH]

Erven Rohou. Étude du parallélisme d'instructions : Étude bibliographique et Rapport de stage. Autre [cs.OH]. 1994. ⟨hal-02193353⟩