Synthèse de l'interconnexion des mémoires dans un contexte de système intégré multi-processeurs

Lahcene Abdelouel (1) , Daniel Chillet (2) , Olivier Sentieys (2)

1 ENP - École nationale polytechnique [Alger, Algérie]
2 R2D2 - Reconfigurable and Retargetable Digital Devices

Le développement important des systèmes intégrés sur puce (SoC)1 montre que ces systèmes embarquent une part de plus en plus important de mémoires. Globalement, les SoCs sont constitués de coeurs de traitement généraliste et/ou spécifique et accèdent, via un réseau sur silicium (NoC2), à une organisation mémoire plus ou moins complexe. La connexion de cette organisation mémoire aux différents acteurs du système pour l'acheminement des données depuis ou vers la mémoire est un point critique du système. Dans cet article, nous nous intéressons à ce problème d'interconnexion entre les acteurs et la mémoire pour une application temps réel à séquence d'accès déterministe. L'approche que nous proposons, consiste en la mise en place d'une interface flexible entre les mémoires et le réseau véhiculant l'ensemble des requêtes des acteurs du système. Cette interface doit s'assurer que le système est bien en mesure de sauvegarder et de récupérer des données dans les mémoires. Nous développons une formulation ILP (Integer Linear Programming) de ce problème et nous présentons un exemple de mise en oeuvre d'application de traitement d'images (DCT3) pour illustrer l'échange des données et le rôle de l'interface.

Mots clés: Hiérarchie mémoire; Interconnexion; Architecture; System On Chip (SoC)

Domaines: Architectures Matérielles [cs.AR]

Lahcene Abdelouel, Daniel Chillet, Olivier Sentieys. Synthèse de l'interconnexion des mémoires dans un contexte de système intégré multi-processeurs. MajecSTIC 2005 : Manifestation des Jeunes Chercheurs francophones dans les domaines des STIC, IRISA – IETR – LTSI, Nov 2005, Rennes, France. pp.93-99. ⟨inria-00000675⟩