Latch Optimization in Circuits Generated from High-level Descriptions

Ellen M. Sentovich; Horia Toma; Gérard Berry

Rapport Année : 1996

Latch Optimization in Circuits Generated from High-level Descriptions

(1) , ,

1

Ellen M. Sentovich

Fonction : Auteur

Concurrency, Synchronization and Real-time Programming

Horia Toma

Fonction : Auteur

Gérard Berry

Fonction : Auteur

Mots clés

REGISTER REMOVAL SEQUENTIAL OPTIMISATION STATE ASSIGNAMENT HIGH-LEVEL SYNTHESIS REACHABLE STATES COMPUTATION

Domaines

Autre [cs.OH]

Fichier principal

RR-2943.pdf (318.34 Ko)

Rapport De Recherche Inria : Connectez-vous pour contacter le contributeur

https://inria.hal.science/inria-00073756

Soumis le : mercredi 24 mai 2006-13:41:35

Dernière modification le : mercredi 15 mars 2023-08:58:09

Archivage à long terme le : dimanche 4 avril 2010-23:57:09

Dates et versions

inria-00073756 , version 1 (24-05-2006)

Identifiants

HAL Id : inria-00073756 , version 1

Citer

Ellen M. Sentovich, Horia Toma, Gérard Berry. Latch Optimization in Circuits Generated from High-level Descriptions. RR-2943, INRIA. 1996. ⟨inria-00073756⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

INRIA INRIA-RRRT INRIA2 LARA

53 Consultations

166 Téléchargements

Latch Optimization in Circuits Generated from High-level Descriptions

Mots clés

Domaines

Dates et versions

Identifiants

Citer

Exporter

Collections

Partager