Conception, réalisation et caractérisation de grilles en silicium polycristallin déposé amorphe à basse température et dopé bore in situ

Emmanuel Jordana (1)

1 LAAS - Laboratoire d'analyse et d'architecture des systèmes

Since 40 years microlectronics has always been evolving following the Moore's Law rhythm thanks to the constant shrinking of the MOS transistors dimensions. Gate depletion and boron penetration through the structure, strongly affecting MOS transistors performances, are the two major drawbacks induced by this evolution, when ionic implantation is used. So we proposed another doping method for the gate electrode in order to reduce these two effects: an amorphous deposition of silicon at low temperature, in situ doped, with BCl3 and Si2H6 gas sources. The first chapter is dedicated to a bibliographic study on the state of the art and the technological solutions proposed to improve MOS transistors performances. From this study we showed the interest of the technological solution we have proposed. The second chapter talks about current-voltage and capacitor-voltage simulators we have developed. It has been shown that taking into account carriers' confinement at the interfaces is absolutely necessary to obtain the most accurate extraction of the parameters of the devices. In the third chapter we give the results of the studies of the polysilicon layer (resistivity, stress, roughness&) and the electrical characterization of MOS polySi(P+) / SiO2 (3,8nm) / Si capacitors. Despite a necessary improvement in the gate oxide reliability, the characterization shows that gate depletion is strongly reduced.

Depuis 40 ans, suivant le rythme dicté par la loi de Moore, la microélectronique évolue de façon continue grâce à la réduction constante des dimensions des transistors MOS. Celle-ci a entraîné pour les grilles polycristallines des transistors PMOS l'apparition de la déplétion de grille et de la pénétration du bore dans l'isolant, dégradant fortement leurs performances, lorsque le dopage par implantation ionique est utilisé. Afin de réduire ces deux effets, nous proposons une autre forme de dopage pour l'électrode de grille: un dépôt de silicium amorphe à basse température, dopé bore in-situ, à partir de BCl3 et de Si2H6. Le premier chapitre de cette thèse est consacré à une étude bibliographique portant sur l'état de l'art et les solutions technologiques proposées pour améliorer les performances des transistors MOS. A partir de cette étude, nous montrons tout l'intérêt de la solution technologique que nous proposons. Le second chapitre est dédié au développement de simulateurs capacité-tension et courant-tension. Nous montrons que la prise en compte du confinement des porteurs aux interfaces est indispensable afin d'extraire les paramètres des composants avec le maximum de précision lors de la caractérisation électrique. Enfin, dans le troisième chapitre, nous donnons les résultats des études expérimentales de la couche de polysilicium (résistivité, contraintes, rugosité&) et de capacités MOS polySi(P+) / SiO2 (3,8nm) / Si. Malgré une amélioration nécessaire de la fiabilité de la couche de SiO2, la caractérisation nous montre que la déplétion de grille est pratiquement inexistante.

Mots clés: Gate depletion; Boron; Ultra thin oxide; Mechanical stress; Roughness; Resistivity; Quantum effects; Tunnel effect

Mots clés: MOS; Déplétion de grille; Bore; Oxyde ultra mince; Contrainte mécanique; Rugosité; Résistivité; I(V); C(V); Effets quantiques; Effet tunnel; Disilane

Domaines: Micro et nanotechnologies/Microélectronique

Emmanuel Jordana. Conception, réalisation et caractérisation de grilles en silicium polycristallin déposé amorphe à basse température et dopé bore in situ. Micro et nanotechnologies/Microélectronique. Université Paul Sabatier - Toulouse III, 2005. Français. ⟨NNT : ⟩. ⟨tel-00010405⟩